Aula | Data | Conteúdo | Status |
1 | 10/08/2010 | Introdução da disciplina e avaliação diagnóstica | Ok |
2 | 12/08/2010 | Revisão sobre sistemas numéricos | Ok |
3 | 17/08/2010 | Revisão de lógica booleana | Ok |
4 | 19/08/2010 | Evolução dos computadores. Níveis de abstração | Ok |
5 | 24/08/2010 | Recursos arquiteturais e repercussão na organização | Ok |
6 | 26/08/2010 | Componentes básicos de hardware. Ciclo de busca, decodificação e execução. Apresentação do processador hipotético Neander | Ok |
- | 31/08/2010 | FERIADO | OK |
7 | 02/09/2010 | Conjunto de instruções e modos de endereçamento do Neander | OK |
8 | 07/09/2010 | Estudo dirigido: Programação para o processador hipotético Neander | OK |
9 | 09/09/2010 | Estudo dirigido: Processador hipotético Ramsés. Instruções e modos de endereçamento | OK |
10 | 14/09/2010 | Modos de endereçamento direto, indireto, imediato e indexado (RAMSES) | OK |
11 | 16/09/2010 | Laboratório de programação assembly | OK |
12 | 21/09/2010 | Laboratório de programação assembly | OK |
13 | 23/09/2010 | PROVA 1 | OK
|
14 | 28/09/2010 | Laboratório de programação assembly | OK |
15 | 30/09/2010 | Laboratório de programação assembly | OK |
16 | 05/10/2010 | Laboratório de Programação Assembly | Ok |
17 | 07/10/2010 | Introdução ao VHDL: portas, flip-flop, latches, registradores | Ok |
- | 12/10/2010 | FERIADO | Ok |
18 | 14/10/2010 | Introdução ao VHDL: Lógica combinacional, testbenches | Ok |
19 | 19/10/2010 | Laboratório de VHDL: simulação de arquiteturas digitais | Ok |
20 | 21/10/2010 | Introdução ao VHDL: Processos sequenciais | Ok |
21 | 26/10/2010 | Laboratório de VHDL: Somador de 8 bits com qualificadores | Ok |
22 | 28/10/2010 | Introdução ao VHDL: Máquinas de estados finitos | Ok |
23 | 04/11/2010 | Introdução ao VHDL: Revisão dos elementos que compõem um processador | Ok |
24 | 09/11/2010 | Laboratório de VHDL: Projeto de uma unidade lógica e aritmética (ULA) | Ok |
25 | 11/11/2010 | Introdução ao VHDL: Projeto de um pequeno processador | Ok |
26 | 16/11/2010 | Laboratório de VHDL: Projeto e verificação de um pequeno processador | Ok |
27 | 18/11/2010 | Seminários: Memórias: Cache, Interna, Externa | Ok |
28 | 23/11/2010 | Seminários: Entrada e Saída, Suporte ao Sistema Operacional, Pipeline | Ok |
29 | 25/11/2010 | Seminários: Modos e formatos de endereçamento em processadores reais, Processamento paralelo | Ok |
30 | 30/11/2010 | Processador Cesar (PDP-11): características e modos de endereçamento | Ok |
31 | 02/12/2010 | Processador Cesar: conjunto de instruções, entrada e saída | Ok |
32 | 05/12/2010 | Reposição: Laboratório de Assembly | Ok |
33 | 07/12/2010 | Laboratório de programação Assembly | Ok |
34 | 09/12/2010 | PROVA 2 | Ok |
35 | 14/12/2010 | Laboratório de programação Assembly | Ok |
36 | 16/12/2010 | PROVA Substitutiva | Ok |
37 | 21/12/2010 | Avaliação da disciplina | Ok |